Avtor: Kevin Slavinec
Mentor: izr. prof. dr. Matej Rojc
Somentor: izr. prof. dr. Anton Pleteršek
Zunanji somentor: dr. Iztok Bratuž
Program: Študijski program 2. stopnje Elektrotehnika, Smer elektronika
Datum: avgust, 2022
DKUM: KEVIN SLAVINEC
Povzetek
V magistrski nalogi je opisana integracija in verifikacija procesorskega jedra v vmesnik NFC. Predstavljeno je osnovno delovanje posameznih sklopov integracije, delovanje vmesnika NFC in procesorskega jedra. Pri integraciji smo se soočili z načrtovanjem digitalnih blokov za medsebojno komunikacijo vmesnika NFC in procesorskega jedra preko podatkovnih vodil AHB in APB. Preuredili smo pomnilniško arhitekturo procesorskega jedra tako, da smo lahko postavili digitalni del – registre in notranji pomnilnik vmesnika NFC na mesta v pomnilniški arhitekturi, kjer dostopa procesorsko jedro. Za potrebe verifikacije sistema smo razvili programsko kodo za procesorsko jedro, preko katerega krmilimo vmesnik NFC. Delovanje vmesnika NFC smo preverili s simulacijo protokola FeliCa, s katerim smo simulirali prisotnost kartice na antenskih priključkih vmesnika NFC. S tem smo preverili sprejem in vpis podatkov v notranji pomnilnik vmesnika NFC. Soočili smo se tudi z načrtovanjem protokola SWD za razhroščevanje procesorskega jedra, vpisom programske kode preko SWD vodila v pomnilnik in izvajanje code, vpisane v pomnilnik RAM.
Radiofrekvenčna identifikacija
RFID (Radio Frequency Identification) je oblika brezžične komunikacije, ki vključuje uporabo elektromagnetne ali elektrostatične povezave na visokofrekvenčnem delu elektromagnetnega spektra za edinstveno identifikacijo predmeta, živali ali osebe. Naprave RFID so v glavnem razdeljene v dve skupini. Prvo skupino sestavljajo detektorji in bralnik, katerih glavni namen je generiranje radiofrekvenčnega polja in vzpostavitev komunikacije. Drugo skupino sestavljajo oznake in kartice, katerih glavni namen je sprejemanje ukazov, ki jih pošljejo bralniki ter odgovarjanje in shranjevanje podatkov. Ta skupina je razdeljena tudi na pasivne, aktivne in pol-pasivne elemente. Vsak sistem RFID je sestavljen iz treh komponent: antene, oddajnika in transponderja. Ko sta sprejemna antena in oddajno-sprejemna enota združena, se imenujeta bralnik ali izpraševalnik RFID. Bralnik RFID je naprava, povezana s stalnim virom napajanja, ki je lahko prenosljiva ali trajno pritrjena. Uporablja radijske valove za prenos signalov, ki aktivirajo transponder, ki se imenuje tudi oznaka ali značka. Ko je oznaka aktivirana, pošlje moduliran val nazaj v anteno, kjer se val preko demodulacije pretvori v podatke. Komunikacija temelji na načelu gospodar/suženj, kjer gospodar začne komunikacijo in izda ukaze, medtem ko se podrejeni lahko samo odzove. Pri klasični RFID komunikaciji prevzame izpraševalec vlogo gospodarja, kartica pa vlogo sužnja.
Procesorsko jedro
Integracija procesorskega jedra v vmesnik NFC temelji na povezavah naprednega visokozmogljivega vodila AHB, naprednega perifernega vodila APB in signalov, ki omogočajo različne funkcije in stanja vmesnika NFC. Poleg procesorskega jedra potrebujemo še pomnilnik, ki skrbi za shranjevanje programske kode in podatkov. Nastali sistem integracije opreme zahteva tudi druge obvezne funkcije in signale, vključno z uro za sinhroni prenos podatkov, ponastavitvenim vezjem za inicializacijo sistema ter napajalno in prekinitveno linijo. Za procesorsko jedro smo izbrali Cortex-M0+ proizvajalca ARM. Procesor Cortex-M0+ je nastavljiv, večstopenjski 32-bitni RISC procesor. Ima vmesnik AMBA AHB-Lite, prekinitveni krmilnik (NVIC), eno-ciklični V/I vmesnik, funkcijo za zaščito pomnilnika in zbirno odpravljanje napak v strojni opremi. Za shranjevanje in izvajanje operacij se uporabljajo registri, ki služijo kot viri in cilji za podatke. V sodobnih procesorjih jih je lahko 16, 32 ali več. Glede na zgradbo procesorja, lahko obstaja več skupin registrov. Za zapisovanje ali branje vsebine teh registrov se dostop izvaja preko enega ali več notranjih podatkovnih vodil.
Integracija procesorskega jedra z vmesnikom NFC
Vmesnik NFC je sestavljen iz digitalnega in analognega dela. V analognem delu se nahajajo bloki, ki skrbijo za pravilen sprejem in oddajo različnih tipov modulacij. Ta del vsebuje različne modulatorje, demodulatorje, priključke za napajanje in antenske priključke, preko katerih se oddaja ali sprejema signal, ki ga želimo modulirati ali demodulirati. V digitalnem delu pa se nahajajo kontrola podatkov za kodiranje, dekodiranje, registri, preko katerih nastavimo želene modulacije, stanja vmesnika NFC, ne glede na to, ali je NFC napajan preko baterije ali samo preko polja, ki ga sprejme vmesnik NFC. Digitalni del skrbi tudi za različne funkcije, in različne prekinitve, ki skrbijo za zbuditev procesorja iz spanja in razne kontrolne bloke za analogni del. V digitalnem delu se nahajata tudi podatkovni vodili AHB in APB. Podatkovno vodilo AHB skrbi za komunikacijo z notranjim pomnilnikom vmesnika NFC. Slednji ima svoj pomnilnik, v katerega po sprejemu vpisuje podatke, v primeru oddajanja pa iz pomnilnika bere podatke, ki jih mora oddati preko analognega dela, kjer se potem modulirajo skladno s protokolom. Podatkovno vodilo APB skrbi za dostop do posameznih registrov vmesnika NFC, kjer se nastavljajo protokoli in prekinitve. Za priključitev vmesnika NFC v procesorsko jedro smo morali izdelati novo arhitekturo vodila AHB, kjer smo definirali posamezne lokacije komponent sistema. Na vodila smo priključili ROM, v katerega v začetnih fazah razvoja shranjujemo programsko kodo, RAM, ki uporabljamo za shranjevanje podatkov, privzeti suženj, dva vmesnika GPIO, RAM vmesnika NFC in AHB-APB most. Na vmesnik GPIO smo priklopili tudi signale za krmiljenje NFC vmesnika.
HORIZON-MSCA-2021 – BosomShield